This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-047833

(43)Date of publication of application: 17.03.1984

(51)Int.CI.

H03K 3/84 // H04J 13/00

(21)Application number: 57-156719

(71)Applicant : CLARION CO LTD

(22)Date of filing:

10.09.1982


(72)Inventor: HAMATSU MASAHIRO

(54) DEVICE FOR GENERATING M SERIES

(57)Abstract:

PURPOSE: To generate efficiently a delay series having an optional delay characteristic with good operability, by setting a prescribed delay time by a microprocessor of a circuit to generate a delay series.

CONSTITUTION: The titled generator consists mainly of a reference series generating circuit U1 generating a reference series m(k), an arithmetic circuit U2 performing a set operation such as a required delay time (d) and operating an n- demensional vector Q corresponding to the delay time (d), an inner product arithmetic circuit U3 operating inner product between a status vector X(k) of the reference series m(k) and the output vector Q of the operating circuit U2 and outputting a delay series signal m(k-d), and a synchronizing circuit U4 extracting both reference series m(k) and the delay series m(k-d) in synchronizing with a CLOCK.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—47833

⑤ Int. Cl.³ H 03 K 3/84 // H 04 J 13/00 識別記号

庁内整理番号 6942-5 J 6914-5K 砂公開 昭和59年(1984) 3月17日

発明の数 1 審査請求 未請求

(全 7 頁)

匈M系列発生装置

0)特

顧 昭57-156719

②出 願 昭57(1982)9月10日

@発 明 者 浜津昌宏

東京都文京区白山5丁目35番2

号クラリオン株式会社内

⑪出 願 人 クラリオン株式会社

東京都文京区白山5丁目35番2

号

個代 理 人 弁理士 芦田直衛

明 胡 科

1 発明の名称

M系列発生获假

2 特許副求の範囲

様続接続した複数個のシフトレジスタ、および 当該各シフトレジスタの出力を初段のシフトレジ スタに帰避する帰還系回路を備えて悲遊系列(m(k) =P^T・X(k), X(k);シフトレジスタの状態ベクト ル, P; n 次元定数ペクトル, T; 転位 Jを出力 する悲楽系列発生回路と、

入力手段およびマイクロブロセッサを備えて所要の遅延時間 (d) を設定し、該遅延時間 (d) K対応 したn 次元ペクトル (Q) を演算する演算回路と、

乗算用および加算用の各ゲート回路を複数個個 えて状態ベクトル(X(k))および n 次元ベクトル (Q) の内積微端をして超越系列信号 (m(k-d))を 出力する内積阻路とを具備してなることを修徹と するM系列発生装置。

3 発明の詳細な説明

この発明は多批通信システムに使用する機似維音符号(Pacudo Noiae 符号、以下単に PN 符号という)の中で、 特に M 系列(Maximum length ae…quence、 最大長系列)を発生させる M 系列発生能健に関するもので、 部品点被を増やすことなく効率的に任意の遅延特性を有する M 系列を発生させることのできる機能に係る。

近年PN符号を用いた多爪頭信システムの研究が 磁に行なわれてきている。このようなPN符号の系列としては現在4種類穏収知られているが、これ らの系列のうちM系列はシフトレジスタを用いて 容易に生成できるので実用上板も爪製視されている。ところで多頭通信システムで用いるM系列に る。ところで多頭通信システムで用いるM系列に のところためには、予め多数個のM系列間の相関 特性を試験し、特性の良好なものを選ぶ必要があ る。このためにはまず翡瓏となるM系列(以下 雄系列という)に対して任意の遅延特性を行する M 系列 (以下避妊系列という) を生成することが必要とされる。

でしてとのような遅延系列を発生させる従来の 核限としては、複数個のシフトレジスタを何度か カスケードに接続して所銀の遅純時間に相当する タップから遅延系列を取り出すようにしたものが ある。

しかしながらこのような従来の装設にもっては、 遅婚時間が長くなるにつれて必要とするシフトレ シスタの段がかなり増大してしまうため基礎構成 上災用的とは 替えないという問題点があった。ま た遅媽時間を変更するためには選延系列出力端子 をその都度入れ換えなければならず操作性が悪い という問題点があった。

この発明はこのような従来の問題点を解決する ことを目的としている。

以下この発明を図面に基づいて説明する。第1 図~第4 関はこの発明の実施例を示す図である。

オア国路 EOR1~EORn-,およびアンドゲート AND1 ~ANDn により構成される。 b1~ hn はアンドゲート AND1~ANDn の国閉を制御するための入力端子で設計回路 U1に接続される。 T1~ Tn はこの基準系列発生回路 U1における各山力端子で、 基準系列出力はこれらの山力端子 T1~ Tn のいずれからでも取り山すことができる。

また流鉄回路UiKは第4図に示すよりに入力手段たるキーボードK、マイクロブロセッサUiaかよびインターフェース回路Uibが備えられている。キーボードKは所援の基準系列を発生させるために必要とするシフトレジスタの段数nの設定をおよび粉型系回路の側御端子hi~hnのレベルの設定を行ない、これらの設定信号を基準系には断要を行なり。マイクロブロセッサUiaはこの設定された遅延時間はに基づいて後述のベクトルQを流

生ず金体移成を説明すると、初上図に示すよう に基準系列 m(k)を発生する共革来河流生回路 U1、 所要の遊延時間(d) 等の設定操作を行ないこの超延 時間値(d) に対応した後述の n 次元ベクトル Q を選 算する演算回路 U2、基準系列 m(k) にかける状態ベ クトル X(k) ならびに演算回路 U2の出力ベクトル Q の内積演算をして選延系列信号 m(k-d)を出力する 内積回路 U3、 および基準系列 m(k) ならびに超延系 列 m(k-d) の両信号を CLOCK に同則させてとり出 すための同期回路 U4を主体として信成されている。 同図中(2) は RESBT 信号入力端子、(3) は CLOCK 信号 入力端子、(4) は結準系列信号出力端子、(5) は超延 系列信号出力端子である。

そして特別系列路生国路 U, K は、館 2 図 K 示すよう K 雅税 板紙 した 摂被倒の シフト レジスタ SR, ~ SRn と、 谷 シフト レジスタ SR, ~ SRn の 出力を 初度の シフト レジスタ SR, K 帰避 するため の帰還 茶園路 が並 置されている。帰還系 国路 は、 排他的

する。

次いで内積回路 Us には第3回に示すように最終用のアンドゲート AND(~ ANUA、 および加輝用の排他的オアゲート BOR(~ EORA がそれぞれ所要の複数個備えられている。各アンドゲート AND(~ ANDA における入力増子には、 悲心系列発生回路U」における対応した出力増子 Ti~ Tn、 かよび演算回路における出力ベクトルQの各出力増子がそれぞれ遊びかれている。

次に各構成回路の原理作用を説明することにより、その構成をさらに詳細に説明する。

$$h_j \triangleq \begin{cases} 1 & (" Ⅱ " レベル時) \\ 0 & (" L " レベル時) \end{cases}$$
 ...())

ただし hn = 1 (常化"川"レベル)

と定轄する。なおnはシフトレジスタ SR, ~ SRn の数を設わしている。米華系列出力は、前配のよ うに山力帽子 T, ~ Tn のいずれから取り出しても よい (位相が異なるの分で符号パターンは同じ)が、 ここでは出力増子 T,から取り出するのとする。

さて、名シフトレジスタ SR1 ~ SRn は 1 ビット の遅延線と考えることができるので、第 1 のシフトレジスタ SR1 ~ の入力信号を x(k)(k は離散時 . 間を扱わす)とすれば、各シフトレジスタ SR1 ~ SRn の出力信号は、

SR2の出力信号= x (k-2)

:

SRn の出力信号=x(k-n)

となる。したがって*(k)は

$$x(k) = h_1 x(k-1) + h_2 x(k-2) + \dots + h_n x(k-n)$$

$$= \sum_{j=1}^{n} h_j x(k-j) \qquad \dots \textcircled{2}$$

ベクトルと行列を用いて表現すれば次式を得る。

$$X(k+1) = \Lambda X(k)$$

ただし

$$X(k) = \begin{pmatrix} x_1(k) \\ x_2(k) \\ \vdots \\ x_n(k) \end{pmatrix} \qquad A = \begin{pmatrix} h_1 & h_2 & \cdots & h_{n-1} & 1 \\ & & & 0 \\ & I_{n-1} & & \vdots \\ & & & 0 \end{pmatrix}.$$

である(In-1は(n-1)×(n-1)の単位行列)。 上記値式は、悲评采列に関する状態方程式を設わ しており、 X(k) は状態ベクトル、 A は状態器移行 列である。

遊哨系列を生成する場合、状態ペクトル X(k)が はベクトルとなることはないので、⑥式を次のよう
に称き改める。

$$X(k+1) = AX(k)$$
, $X(Q) \neq Q$... $(Q)'$

さて、ことでは的配のように誘導系列出力を第2回の出力端子 Tiから収り出すこととしているから、次のようなn 次元定数ベクトル P

ただし、 hn = 1

と役扱することができる。そこでいま次のような 変数変換を行なり。

$$x(k-1) \triangleq x_1(k)$$

•

$$x(k-n) \stackrel{\triangle}{=} x_n(k)$$

即ち,

$$x(k-j) \triangleq x_j(k) \quad (j=1, \dots, n) \quad \cdots \quad (j)$$

とする。このとき前胞の式は

$$\mathbf{x}(\mathbf{k}) = \mathbf{x}_1(\mathbf{k}+1) = \sum_{j=1}^{n} \mathbf{h}_j \mathbf{x}_j(\mathbf{k}) \cdots \mathbf{0}$$

ただし $\mathbf{h}_n = 1$

となり、また

$$x_{2}(k+1) = x_{1}(k)$$
 $x_{3}(k+1) = x_{2}(k)$
 \vdots
 $x_{n}(k+1) = x_{n-1}(k)$
... (§

なる関係のあることが分る。そして上記の白式を

$$P = \begin{pmatrix} P_1 \\ P_2 \\ \vdots \\ P_n \end{pmatrix} = \begin{pmatrix} 1 \\ 9 \\ \vdots \\ 9 \end{pmatrix} \dots (8)$$

を用いて、翡翠系列出力 m(k)(=x1(k))は

$$m(k) = x_1(k)$$

$$= P^T \cdot X(k) \qquad \cdots (9)$$

と神色襲わすことができ(Tは低度を襲わす)、結 準系列生成回路 Uiからはこの回式で設わされるよう な結準系列倡号 m(k) を山力する。

次に第3図により内積回路 Usを脱明する。

お耶系列 m(k)を d ビットだけが懸させた湿爐系列 m(k-d) は密式より

$$m(k-d) = x_1(k-d)$$

$$= P^{T} \cdot X(k-d) \qquad \cdots \qquad 0$$

と掛くととができる。ところで(g)'式より X(k-d) は

$$X(k-d) = A^{-d} \cdot X(k) \qquad \cdots 6b$$

となるから、前配砂式は

$$m(k-d) = P^{T} \cdot \Lambda^{-d} \cdot X(k)$$

$$= \{(\Lambda^{-d})^{T} \cdot P\}^{T} \cdot X(k) \qquad \cdots \emptyset$$

となる。即ち

$$Q \triangleq \begin{bmatrix} q_1 \\ q_2 \\ \vdots \\ q_n \end{bmatrix} = (\Lambda^{-d})^{\intercal} \cdot P \qquad \cdots \oplus$$

Qはn次元ペクトル

とおけば m(k-d) は

$$m(k-d) = Q^{T} \cdot X(k) \qquad \cdots Q$$

と扱わされ、悲沖系列 m(k)を d ピットだけ 延延させた 延延系列 m(k-d)を 得るには、 浩準系列の 状態ベクトル X(k)と 的式で定轄される n 次元ベクトル Q の内積を とればよいことがわかる。 内状回路 U 1 はこのよう な内積操作を するもので、 ゆ式に 示す内積操作の うち、 乗算操作を各 アンドゲート AND(~ AND'n で行ない、 加算操作を各排他的オアゲート EOR'n で行ない せている。

次いで詳4図により演算国路 Ugを説明する。

STEP (1) - 1; A * - d の計算

- (4) A^m の称 2 行 ~ 報 n 行 に は A^{m-1} の 据 1
- 行〜第 (n l) 行がそのままシフト。
 (ロ) А^т の 第 1 行は次の 流 算 に 従 う。

ただし、 m = 2, 3, …, N-d

STEP (1) - 2; Qの計算

Q = (A N - d の終1行)

STEP (I)-1 の A^{N-d}の計算アルゴリズムをフローチャートで第 5 凶に示す。

<ベクトルQの資算方法(I)>

今、包式の行列Aに対して次のような関係にある行列Bを考える。

$$B = (A^{-1})^{\mathsf{T}} \qquad \cdots \emptyset$$

母式の関係を満たすよりな行列Bは、 A が同作 形式となっていることから容易に求めることができ 資料回路 Uzにおけるキーボード K 以、 悲迎系列 生成回路 Uzにおけるシントレジスク SR1~ SRn のう ち必要とする故欲 n の設定、制御入力漢子 h j の レベルの設定、 かよび出力される超低系列の超低 時間 d 等の諸設定を行なう。 そしてこのような超 延時間 d の設定に伴ってマイクロンロセッサ Uza で前記む式で示されるベクトル Q の演算を行なう。 以下においてベクトル Q を適質する 2 かのませ

以下においてベクトルQを預算するための方法 を2例示す。

くべクトルQの資弁方法 (I)>

M系列の性質より次式が成り立つ。

$$A^{-d} = A^{N-d} \qquad \cdots d9$$

ただし、NはM系列の符号長で

$$N = 2^{n} - 1 \qquad \cdots d\theta$$

である。

よって、 Ø式の Q は Ø 式 より Q = (A ^{N-d})^T・p

となり、次のようなアルゴリメムで計算できる。

$$\mathbf{B} = \begin{bmatrix} 0 & 0 & \cdots & 0 & 1 \\ & & & h_1 \\ & & & \vdots \\ & & & h_{D-1} \end{bmatrix} \cdots \mathbf{Q} \mathbf{y}$$

となる。

さて、四式より

$$A^{-d} = (B^{d})^{T} \qquad \cdots \&$$

が成立するから、白式のQは

$$Q = B^{d} \cdot P \qquad \cdots \emptyset$$

となり次のようなアルゴリズムで計算できる。

STEP(I)-1; Bdの計算

- (4) B^mの排1列~部(n-1)列にはB^{m-1}の第 2列~第n列がそのままシフト、
- (u) B^mの第 n 列は次の演算に従う。
 (B^{m-1}の第1列)(的シュ hℓ-1・(Bⁱⁿ⁻¹の第4列)

ただし、 m = 2, 3, ..., N-d

STEP(I)-2;Qの計算

Q = (B^dの第1列)

STEP(1)-1 の B d の計算アルゴリズムをフローチ ャートで出る図に示す。

ベクトルQの預算時間を短縮するためには、d の値が大きい時には浜鮮方法 (1)が、そして 4 の 筋が小さい時には演算方法(I)が有利である。

そとで木尖筋例においては次のようにdの値に 応じて両者をソフト的に切りかえて使うようにし ている。

$$d > \frac{N}{2} \rightarrow$$
 資籍方法 (1) を使用 (の式) $d \leq \frac{N}{2} \rightarrow$ 預算方法 (1) を使用 (必式) \cdots 必

との結果、演算時間を半成できる。

なお33 5 図および館 6 図のフローチャート中変 松ベクトル B は単に演算用に導入した n 次元ベク トルである。

而して装準系列生成回路 U1からの共準系列 m(k) (前記⑨式)、および内欲回路 Uzからのとの共準系 列 m (k) 化対して所要時間超延した超延系列 m (k-d) が、 问 期 回 B U, を経て、 それぞれの 出力 端子(4)(5)か

例を示すプロック顧園、第2国~部4園は同上東 旅例における各構成回路をさらに静淵に示すプロ ック観閲で、第2個は翡華系列発生回路、第3回。 仗的执回路、据 4 网位通道间路、 第 5 园位演算回 路の作用を説明するための Л^{N-d} の計算 ナルゴリ ズムを示すフローチャート、銀 6 図は同じくBdの 肝算アルゴリズムをボすフローチャートである。

4、5:出力端子

Ui:站準系列發生回路

Uz:液浆固路

Us: 内於個路

U4: 同期回路 U1a: マイクロプロセッサ

Uzb:インターフェイス個路

 $AND_1 \sim AND_n$, $AND_1' \sim AND_n'$: $T \sim F \mathcal{F} - F$

EOR1~ EORn-1、 BOR2 ~ EORn: 排他的オブゲート

K: キーポード

SR₁~ SR_n :シフトレジスタ

Ti~Tn: 基準系列発生回路における出力端子

bi~ba: 到御入为幾子

クラリオン株式会社 代理人 芦 田 鹿 衛


らとり出される。

以上能述したよりにとの発明によれば、超越系 列を発生するための回路としては、人力手段およ びマイクロプロセッサを備えた演算回路と、源算 用および加算用の各ゲート国路を複数傾偏えた内 概回路とを具備し、前配入力手段で所要の遅延時 間dを設定してこれに対応したベクトルQをマイ クロプロセッサで演算し、内積国路でとのベクト ル Q と翡単系列の状態ペクトル X(k) により所要 の内積資籍をさせるととにより型残系列信号m(k-d) を出力させるようにしたから、任意の遅延特性を 有する超短系列を操作性よく効果的に発生させる ことができるという効果が得られる。また複数個 のシフトレジスタを何段かカスケードに接続して 構成した従来のものと比較して部品点数の削減を 図ることができるといり効果が母られる。

4 図面の簡単な説明

第1図はこの発明に係るM系列発生非同の実施

第1図



第2图

